发一些Verilog的资料我来我网·5come5 Forum

jeanhau

∷ 性别:

∷ 状态:

∷ 等级: 品行端正

∷ 发贴: 324

∷ 威望: 0

∷ 浮云: 1099

∷ 在线等级:

∷ 注册时间: 2007-09-28

∷ 最后登陆: 2011-06-09

最近在学Verilog，收集了一些关于Verilog的资料，希望对大家有用。
并推荐一个好的网站：www.edacn.net/bbs,里面有相当丰富的资源。

描述：fpga设计经验谈
附件：

[翻译版]FPGA设计经验谈.pdf (930 K) 下载次数:56

描述：Testbench总结
附件：

A Verilog HDL Test Bench Primer.rar (57 K) 下载次数:52

描述：状态机设计
附件：

状态机设计.rar (66 K) 下载次数:53

描述：examples
附件：

examples.pdf (149 K) 下载次数:61

本帖最近评分记录：

浮云:15(dessert) 资源发布

Posted: 2007-12-16 17:22 | [楼主]