发信人: tony (梦回香格里拉), 信区: SoC

标 题: 工作随想（序）

发信站: 一网深情 (2004年10月30日13:59:41 星期六), 站内信件



                      序



  很早之前就想对这几个月工作经历写的东西，一是作为自己的总结，二是自己也很

想将自己这段时间的一些经历和大家分享一下，希望对初学者而言能使得他们能少走一

些弯路。只是公司里的事情很多，最近经常加班，所以一直拖到现在。



  能来到这家公司应该是一种缘份--缘起NIOS。当初三月份altera来我们学校建立SO

PC实验室的时候自己还不知道NIOS是什么东西，只是想在altera的FAE讲完NIOS后多问他

几个时序约束的问题，然后拷一份PPT回去。但是想不到因为那一份NIOS的培训资料，我

认识了edacn上的cawan，他给我讲了很多NIOS的东西，之后是丁哥在SOC版帖了位NIOS大

赛的通知，然后我和队友就去报了名，并去川大参加了NIOS的培训，认识了峻龙的FAE-

---也是我现在的boss。在这里要谢谢cawan、丁哥、和我一起参加NIOS竞赛的队友刘科

以及我的BOSS，是他们让我有了这一段的经历。



  在公司里的几个月，做的项目其实不多，但是收获还是有一些，我觉得收获最大的是

设计理念的改变，这也是我这段时间最想总结的，我会在后面逐渐阐述。



  版权所有，未经作者允许，禁止用于商业性质的转载；如对此文有疑问或想给作者提



建议请给作者发email：wangdian@tom.com



--

楼主真是胡说八到,ＶＨＤＬ要比ｖｅｒｉｌｏｇ强很多，唯一的缺点是VHDL难学一点。真的
有人争论他们的好坏吗？我作了这么久怎么觉得大家一致认为VHDL好呢