希望会ＶＨＤＬ的大大们能帮我写个ＤＡＣ的程序，兄弟我不声感激．．．．

貌似像土豆大人5楼所写的话会把所有的数字信号转换为模拟信号而不是转换了某个特定的信号？
这样该行不？
PORT(CLK : IN STD_LOGIC;
Q : IN STD_LOGIC_VECTER( ？DOWNTO 0);
DD : OUT INTEGER RANGE ？DOWNTO 0;
DISPDATA : OUT INTEGER RANGE ？ DOWNTO 0);
END;
ARCHITECTURE DACC OF DAC IS
SIGNAL D : INTEGER RANGE ？ DOWNTO 0 ;
BEGIN
PROCESS(CLK，Q)
BEGIN
IF (CLK'EVENT AND CLK = '1') THEN
CASE Q IS
这里填加你的数字信号值，可以在前面加个译码器，转换到十进制
WHEN OTHERS => NULL ;
END CASE;
END PROCESS;
DD <= D;DISPDATA <= D;
END;