Quote:
引用第5楼老子不怕您于2006-12-16 23:30发表的:
那么Protel里编辑VHDL与用Max+plusII及Xilinx ISE 6等开发环境编辑相比，有什么劣势？不够专业吗？
VHDL语言是硬件描述语言，它的最终作用对象是可编程逻辑器件。那么它的作用结果是得到一系列特定功能的“芯片”，只是这个芯片可能完成某个小型系统可能完成的功能。在整个设计过程当中，你不会看到到普通gate级实际器件，甚至是通用的可以从市面买到的集成块。你只需要明白该怎么进行语言的行为描述（功能描述，这块“芯片实现什么功能）就可以了。
PROTEL设计要求你必须明白基本通用器件，在利用它们来搭建你自己电路，实现你需要的功能。也就是说PROTEL作用的实际对象是通用可以买到的器件。
VHDL地优势在于，可以用普通的无任何逻辑功能的逻辑器件，实现你想要得到的任何功能模块。而且他可以通过仿真利用软件直接验证功能，而不用像PROTEL那样必须要在得到实际的物理模块后在验证，这样节约成本。
但是最终很多复杂系统还是要通过PROTEL。例如通过PROTEL把CPU、内存、一些特殊功能模块集成为一个系统。其中的特殊功能模块就可以利用VHDL来实现，而不用PROTEL利用通用器件来搭建。
[ 此贴被yuanzhu在2006-12-28 11:35重新编辑 ]
