我来我网
https://5come5.cn
 
您尚未 登录  注册 | 菠菜 | 软件站 | 音乐站 | 邮箱1 | 邮箱2 | 风格选择 | 更多 » 
 

本页主题: Quartus II 5.0 RAR 548M上传完毕. 显示签名 | 打印 | 加为IE收藏 | 收藏主题 | 上一主题 | 下一主题

datouyu





性别: 保密 状态: 该用户目前不在线
等级: 栋梁之材
发贴: 964
威望: 0
浮云: 1133
在线等级:
注册时间: 2005-09-19
最后登陆: 2007-06-26

5come5帮你背单词 [ assign /ə'sain/ vt. 派给,分配,选定,指定(时间、地点) ]


Quartus II 5.0 RAR 548M上传完毕.

Altera QuartusII 5.0
http://192.168.2.6/soft/showsoft.asp?Softid=2550
[attachment=745119]
Quote:

Altera公司现在正式发售Quartus II 5.0版FPGA设计软件,首次提升了FPGA业界软件的编译特性。Quartus II软件5.0版编译时间缩短近70%,工程师采用该软件能够以最快的速度完成高密度Stratix II设计。此版本也显著提高了软核嵌入式处理器和外部处理器以及I/O引脚规划的时序逼近、系统综合等关键部分的设计效率。
Quartus II 5.0在高密度FPGA设计上具有性能和效率领先优势。此版本首次展示了业内编译增强技术以及多种新的高密度设计高效特性。做为对其软件技术领先地位的认可!

Quartus II 5.0的新特性和增强功能包括:

编译和时序逼近的增强特性
编译增强特性缩短近70%编译时间
编译增强特性使设计人员能够根据综合和适配的需要,将设计划分为物理和逻辑分区,在特定设计分区上实施物理综合等高级优化技术,保持其他模块性能不变,从而提高时序逼近效率。SignalTap® II 嵌入式逻辑分析仪也可以采用该技术加速实现验证迭代。
时序估算迅速提高时序性能
Quartus II软件为高密度设计提供时序估算和关键时序通路识别功能,比运行完整的编译快出近45倍,快速实现时序、位置分配以及设计迭代。
SOPC Builder——提高设计效率/赢取开发套件
了解SOPC Builder对外部处理器的支持——赢取Stratix® II 开发套件
Quartus II软件所包含的SOPC Builder是第一款功能自动完成系统构建和集成过程的工具。其新增特性极大的缩短了开发时间:
采用Altera® PCI MegaCore® 轻松实现与外部处理器的接口;采用元件编辑器轻松构建与德州仪器DSP处理器(按照其外部存储器接口(EMIF)标准)或者其他外部处理器的接口。
支持多处理器系统中处理器间的通信和资源安全共享。
I/O引脚分配和确认
新的引脚规划器特性 (PDF)
此特性简化了高密度和大引脚数量设计的引脚分配和确认过程。
HardCopy II 结构化ASIC
HardCopy® II 移植支持 – 此版本支持Stratix II设计到HardCopy II结构化ASIC设计的移植,包括新的HardCopy II平面布置视图和HardCopy II Advisor功能等。

OS支持
增加了对64位Red Hat Enterprise Linux 3.0和64位Solaris操作系统的支持


在CPLD、FPGA和结构化ASIC设计上的性能和技术领先优势
性能上的领先优势

Quartus II设计软件的技术优势使得高密度FPGA设计、低成本FPGA设计和CPLD设计具有最佳的性能表现。

对设计流方法学支持的领先优势
在Quartus II 软件中,I/O的分配和确认可以在前段(即使设计模块尚未完成)完成,这样印刷电路板的布板就可以尽早开始设计。LogicLock™ 基于模块的设计流程是最易且最灵活的用来集成系统的方法。而且,LogicLock的设计流程第一次在FPGA的设计中引入了高效的团队合作方法。Quartus II 软件可以支持所有目前流行的EDA工具进行FPGA设计,通过命令行和工具命令语言(Tcl)脚本与第三方EDA工具进行接口。Quartus II 软件还是目前唯一的为FPGA设计和结构化ASIC提供了一致的低成本设计软件和一致的IP。

领先的系统设计和IP集成方法
利用Quartus II 软件和QuartusII 软件中的SOPC Builder工具,还有可选的Altera DSP Builder软件,以及Altera和其合作伙伴提供的[屏蔽]的IP核,用户甚至不用编写硬件描述语言(HDL)就可以集成和创建一个完整的系统。

领先的布局布线技术
Quartus II 软件布局布线技术为FPGA和CPLD设计提供最佳的性能表现,它具有唯一来自FPGA厂商的物理综合优化技术。只有Quartus II 软件的布局布线技术支持FPGA和结构化ASIC设计的并行开发。采用业内领先技术Quartus II 软件的Altera高密度FPGA,低成本FPGA和CPLD设计在FPGA和CPLD领域进一步巩固了Altera的性能领先地位。

领先的时序靠近技术
Quartus II 软件带给高密度FPGA设计一个最先进的方案就是时序靠近技术,这项技术将静态时序分析、时序靠近底层编辑器、新技术映射查看器、布局布线和物理综合引擎,以及第三方的物理综合工具紧密地结合起来。

领先的验证方案
除了集成了所有的业界领先的第三方合作伙伴的EDA验证工具外,Quartus II 软件还提供了先进的多时钟时序分析能力,集成了功耗分析、芯片编辑器、即时的在系统修改能力、独有的在无需重配置器件在系统升级存储器和常量的能力,以及SignalTap® II 嵌入式逻辑分析仪。SignalTap II 嵌入式逻辑分析仪是一种实现于FPGA内部的嵌入式逻辑分析仪,它支持多通道、最快时钟速度、最大的采样深度,还包括了最新的高级触发功能。

领先的第三方合作伙伴的EDA支持
Altera及其EDA合作伙伴通力合作,为用户带来在Quartus II 软件与第三方EDA软件之间无缝连接功能,如综合、功能和时序仿真、静态时序分析、板级仿真、信号完整性分析以及形式检验等。

Quartus II 5.0软件增加的器件支持
5.0版本增加了对Cyclone II EP2C35、MAX II EPM570和EPM2210以及Stratix II EP2S60器件的编程支持。Quartus II软件现在支持以下器件系列:

Stratix II FPGA
Stratix FPGA
Stratix GX FPGA (更多信息,请联系Altera本地分销商)
CycloneTM II FPGA
Cyclone FPGA
HardCopy 结构化ASIC
MAX® II CPLD
APEX™ II FPGA
APEX 20K FPGA
Excalibur™ FPGA
Mercury™ FPGA
FLEX® 10KE, FLEX 10K®, FLEX 10KA FPGA
ACEX® 1K FPGA
MAX 7000B, MAX 7000AE, MAX 7000S & MAX 3000A CPLD



[ 此贴被小老鼠在2006-10-10 16:25重新编辑 ]
本帖最近评分记录:
  • 浮云:300 (by 小老鼠)
  • 顶端 Posted: 2006-10-10 15:01 | [楼 主]
    小老鼠



    年度之星奖 特殊贡献奖
    性别: 帅哥 状态: 该用户目前不在线
    等级: 资政组
    家族: 梦魇图腾
    发贴: 20004
    威望: 12
    浮云: 344
    在线等级:
    注册时间: 2006-02-19
    最后登陆: 2016-09-21

    5come5帮你背单词 [ imitate /'imiteit/ vt. 仿效…的行为,模仿 ]


    已发布
    顶端 Posted: 2006-10-10 16:25 | [1 楼]
    我来我网·5come5 Forum » 软件交流

    Total 0.006875(s) query 5, Time now is:11-25 11:31, Gzip enabled
    Powered by PHPWind v5.3, Localized by 5come5 Tech Team, 黔ICP备16009856号